岗位职责

1.搭建并持续优化 设计∽wafer出厂 端到端Tape-out流程，制定精细化Check list（含Tape-out Kit 版本核对、交付时效）与SOP，主导Tape-out Readiness Review会议，100% 确认物理验证（DRC/LVS）、PDK 等前置条件达标；定期组织跨部门运营复盘，识别流程瓶颈（如 Tape-out 延期），推动问题闭环与效率提升。

2.统筹年度/季度计划，对接主流晶圆厂，锁定MPW/NTO/MP产能，全周期跟踪预算，管控full mask、wafer等核心成本，确保支出合规且成本降幅达标；

3.跟踪Tape-out关键路径，识别工艺、进度、资源风险；及时处理ECR/ECO变更，评估其对进度、成本与质量的影响，制定合理应对方案；

4.协同团队，推动 NPI 阶段（新产品导入）wafer良率问题分析与解决，加速从Tape-out到量产的周期；保障wafer产出后顺利衔接 CP（Tape-out测试）、封装、FT（最终测试）环节，确保测试/封装资源与Tape-out进度匹配；监控订单履行全流程（从Tape-out到客户交付），确保对客户的交付承诺兑现率。

5.构建数据体系，优化业务系统，通过数据分析驱动运营效率提升，追踪Tape-out周期，监控OTD（准时交付率）、生产周期、库存周转率、产能利用率等核心指标建立常态化监控与报告机制；

6.推进销售与运营计划（S&OP）流程，结合FAB等供应链资源、产能限制、项目进度，平衡需求与供应，提升客户交付满意度，优化供应商管理体系；

7.定期组织运营复盘会议，分析运营绩效，识别流程瓶颈与风险，推动销售、研发、生产、供应链、财务等跨部门协同解决问题；

8.建立内部团队与外部合作伙伴的高效沟通机制，保障信息同步顺畅；

9.收集分析市场行情，持续与供应商开展谈判；优化供应商及供应链管理系统，保障产品保质保量稳定产出；

任职资格要求

1.统招本科及以上，微电子/集成电路相关专业（或项目管理/供应链硕士优先），英语六级，读写熟练（优秀者可四级）；

2.对数字敏感，会分析数据，有一定的财务知识；

3.有5年半导体经验，3年以上Fabless流片管理经验，完整经历2～3颗芯片从Tape-out到MP的全过程；

4.熟悉芯片设计全流程（PDK/DRC/LVS）、主流晶圆厂合作规范，会用JIRA/Confluence，有SAP/MES经验优先；

5.抗压能力强，能多任务并行，出色的跨部门沟通、多任务管理与抗压能力，逻辑严谨，主动性强。

6具有强烈的责任心与敬业精神，能承受工作压力，适应公司快速发展的节奏，可接受短期、长期出差。

希望候选人有在Fab担任过pe或pie的工作经验。