职位详情
职位详情
北京-北京
硕士
5年以上
岗位职责：
负责芯片时序控制部分的RTL设计；
负责验证pattern的建立；
负责FPGA验证芯片功能。
任职资格
1、 统招硕士学历，具备5年及以上时序控制电路开发经验，熟悉Source/Gate/Power 的时序控制；
2、 熟练使用Verilog HDL 语言，熟悉pre-layout flow, FPGA验证, IC测试等；
3、 有显示相关芯片开发经验尤佳。
