岗位职责：
1.负责芯片前端RTL代码到ｎｅｔlist的综合实现和FORMAL验证;
2.与硬件工程师合作完成时序约束;
3.与后端工程师合作完成PPA性能优化;
4.负责新工艺和流程方面的评估;
任职要求：
1.熟悉Verilog等硬件描述语言;
2.熟练掌握前端EDT工具和流程(Designcompiler、PrimeTime、Conformal、VCLP、Formality等);
3.熟悉低功耗设计和UPF;
4.熟悉SDC和STA;
5.熟练掌握unix/linux和ｓｃｒｉｐｔs(csh,tcl,perl);
6.有很强的责任感，能够按时提交任务;
7.有大规模芯片设计经验者优先;
8.有高频芯片经验者优先;
9.熟悉后端设计和后端流程者优先