职位描述：1、根据设计规范,制定模块级验证计划，分解和提取对应的功能点。2、负责模块级UVM验证平台的搭建与维护。3、根据需求完成其他验证工作。职位要求：1、计算机、电子、通信、集成电路相关专业本科及以上学历。2、英语CET-6级，良好的英文读写能力。3、熟悉VerilogHDL语言。4、熟练使用ModelSim/QuestaSim等仿真工具。5、工作耐心负责，做事积极主动，学习能力强，良好的人际沟通协调能力，富有团队精神。以下为加分项：1、熟悉Linux环境，熟悉Perl/Python脚本语言。2、熟悉SystemVerilog语言。3、熟悉芯片验证流程和UVM验证方法学，能够独立搭建UVM验证平台。4、熟悉面向对象编程，有芯片设计验证项目。
福利待遇
带薪年假,交通补助,午餐补助,绩效奖金