岗位职责：1.与架构团队合作制定微架构；
2.开发模块RTL；
3.与验证团队合作制定验证计划，功能Debug，分析和提高验证覆盖率直到验证收敛；
4.与后端团队合作收敛时序；
5.负责性能，功耗和面积（PPA）优化；
6.支持公司芯片研发中计算加速模块的设计和实现；
7.负责公司芯片研发中数字逻辑的设计以及时序性能优化。理解设计需求（用文档表述或者C-代码），使用硬件描述语言（例如Verilog）实现功能设计，利用逻辑综合工具（例如SynopsysDC）优化并确认时序性能。任职资格：1.计算机电子工程等相关领域学士、硕士或博士；
2.相关工作经验，或者有高挑战性的在校期间的项目经历；
3.熟悉微架构设计，RTLCoding，综合等流程；
4.掌握Verilog，SystemVerilog，精通逻辑设计知识；
5.熟悉覆盖率驱动，有约束随机验证方法学并有相关经验；
6.熟悉计算机体系机构，GPU，或者机器学习更佳；
7.有产品流片经验，了解其工具链需求，以及工作流程的优先；
8.有芯片点亮工作经验优先；
9.热爱技术，良好的沟通、团队合作精神及学习能力。
福利待遇
七险一金,绩效奖金,子女福利,定期体检,弹性工作,节日福利,带薪年假,午餐补助,通讯津贴