uvmfpgauvm/ovm数字验证sv
岗位职责：
1.熟悉理解规格文档，负责Feature提取、验证计划和策略/方案制定;
2.负责搭建验证环境和功能覆盖率模型，添加用例仿真收敛覆盖率;
3.与设计配合定位问题;
4.负责门仿和后仿;
任职要求：
1.至少3年以上芯片/逻辑/FPGA芯片验证或相关经验，熟悉ASIC开发流程;
2.精通Verilog/SystemVerilog/SVA，熟练使用UVM搭建验证环境;
3.理解CDV技术，了解功能覆盖率建模和覆盖率收敛;
4.熟悉常用的EDA仿真工具;
5.有扎实的逻辑电路基础，能深入定位设计问题;
6.熟练使用perl/python等脚本进行文本处理。