verilog
岗位职责：
1.根据项目需求刷选、评估或设计IP;
2.集成、改进和维护SOC子系统及其相关IP;
3.配合后端工程师完成子系统的时序分析及收敛;
4.配合软件或硬件工程师完成FPGA原型验证及回片测试;
5.配合DFT或TE工程师完成芯片量产测试;
6.撰写相关IP设计文档;
任职要求：
1.微电子、计算机、通讯工程等相关专业本科以上学历;2.5年以上的ASIC相关设计经验;
3.精通VerilogHDL或SystemVerilog，有良好的编码风格;
4.熟悉AMBA总线，有USB、PCIe、eMMC/SD等外设接口开发和调试经验者优先;
5.熟悉Linux/Unix环境，熟悉Perl、Python、TCL脚本语言;
6.具有良好的英文读写能力;
7.具有开拓创新精神、乐于迎接挑战和良好的团队合作精神。
联系我时就说是在 赞业网 上看到的
职位发布者
梁永杰
人事部
最近在线时间：2023-02-09 14:02
地址：中国（上海）自由贸易试验区海趣路36、58号2幢904室 查看上班地址
50011802010409
