岗位职责:
1、按照系统芯片功能和性能要求设计IP模块的设计规范，编写规格说明书和用户手册，根据设计规范和接口时序完成详细文档设计，并使用Verilog实现IP模块的RTL描述;
2、根据IP模块的特点，协助验证工程师完成模拟验证大纲、FPGA验证大纲，开发测试向量，协助完成验证目标;
3、完成领导安排的其他工作。
职位要求
岗位要求:
1、微电子、计算机相关专业，本科及以上学历，具有良好的英文文档阅读能力;
2、了解ASIC设计流程，以及synopsys设计工具使用方法;
3、了解RTL设计方法、模拟验证、FPGA验证方法:
4、了解逻辑综合流程和时序分析方法;
5、注重细节、工作严谨、善于学习、有较强的团队合作意识、善于沟通;
联系我时就说是在 赞业网 上看到的
职位发布者
张猛
人事部
最近在线时间：2023-02-09 10:02
地址：北京市朝阳区东三环中路39号院24号楼9层A-1007 查看上班地址
50011802010409
